哈嘍，大家好，我是陳豪，作為FPGA工程師，有幸參加國(guó)產(chǎn)FPGA廠商紫光同創(chuàng)協(xié)同ALINX(上海芯驛電子）推出的PGL22G開(kāi)發(fā)平臺(tái)試用，真的是非常開(kāi)心。近年來(lái)，國(guó)產(chǎn)FPGA開(kāi)發(fā)的進(jìn)度一直不怎么理想，雖然大家都在說(shuō)國(guó)產(chǎn)FPGA，但是實(shí)際能使用到的國(guó)產(chǎn)FPGA真的是少之甚少，直到進(jìn)一兩年才慢慢多了來(lái)，這次能看到紫光這么大規(guī)模的推廣以及和ALINX共同推出開(kāi)發(fā)板來(lái)方便各位FPGA工程師對(duì)紫光同創(chuàng)的FPGA進(jìn)行評(píng)估，真的是看到了國(guó)產(chǎn)FPGA的希望了。廢話不多說(shuō)，直接進(jìn)入正題，本次試用的是由國(guó)產(chǎn)FPGA廠商紫光同創(chuàng)協(xié)同ALINX(上海芯驛電子）推出的PGL22G開(kāi)發(fā)平臺(tái)。

先來(lái)展示一下到貨的開(kāi)發(fā)板：

分為2個(gè)盒子，一個(gè)裝開(kāi)發(fā)板，一個(gè)裝配件。

整體包含：

1、開(kāi)發(fā)板一塊；

2、USB下載器一套；

3、Mini USB線一根；

4、5V電源一個(gè)；

5、透明保護(hù)板一套；

6、合格證、保修卡各一張。

整套的PGL22G開(kāi)發(fā)平臺(tái)使用的是子母板的方式，一塊核心卡配套一塊底板使用，方便客戶二次開(kāi)發(fā)。

核心卡由 PGL22G+1 片 256MB DDR3+128Mb QSPI FLASH 組成，另外板上有一個(gè)高精度的 50Mhz 晶振，為FPGA系統(tǒng)提供穩(wěn)定的時(shí)鐘輸入。

底板主要包含：

1、一路 10/100M/1000M 以太網(wǎng) RJ-45 接口

2、一路 HDMI 視頻輸出接口

3、一路 USB2.0 通信接口

4、一路 USB Uart 通信接口

5、SD 卡接口

6、RTC 實(shí)時(shí)時(shí)鐘

7、EEPROM

8、一個(gè) 40 針擴(kuò)展口

9、一個(gè)攝像頭接口

10、JTAG 調(diào)試口

11、4 個(gè)獨(dú)立按鍵

12、4 個(gè)用戶 LED 燈

配合ALINX的其他模塊，還有更強(qiáng)大的在資源。

作為一個(gè)有近5年工作經(jīng)驗(yàn)的FPGA開(kāi)發(fā)工程，最常用的芯片還是Inter公司和Xilinx公司的FPGA，因?yàn)榻当拘枨蟮脑?，也試用過(guò)Littice的芯片和國(guó)產(chǎn)其他廠商的一些FPGA，例如：高云、易靈斯、安陸、智多晶、京微齊力（排名不分先后）。具體的使用感受就不一一細(xì)說(shuō)了，整體而言，在價(jià)格方面，相同的片內(nèi)邏輯資源下，國(guó)產(chǎn)的FPGA在價(jià)格方面具有極其強(qiáng)大的優(yōu)勢(shì)，但相對(duì)于國(guó)際品牌的FPGA來(lái)講，IP核的資源還是相對(duì)較少的，而對(duì)與嵌入ARM的FPGA來(lái)講，國(guó)產(chǎn)的FPGA廠商還有更長(zhǎng)的路要走，想要找一款高性能的ARM+FPGA還是相當(dāng)困難的。當(dāng)然這些問(wèn)題還是需要一定的時(shí)間來(lái)進(jìn)行相關(guān)技術(shù)積累的，在資源夠用，IP不是問(wèn)題的情況下，價(jià)格優(yōu)勢(shì)還是很香的。當(dāng)然也希望國(guó)產(chǎn)廠商和大家共同努力，拉近與國(guó)際品牌間差距，爭(zhēng)取越做越好，越做越強(qiáng)。

除去價(jià)格方面的考慮，我個(gè)人對(duì)于純邏輯的FPGA本身的選型及評(píng)價(jià)主要分為以下幾個(gè)方面：

1、邏輯資源情況（根據(jù)項(xiàng)目本身需求）；

2、IP核支持程度（根據(jù)項(xiàng)目本身需求）；

3、工程綜合后對(duì)資源的占用情況；

4、器件穩(wěn)定性；

5、軟件易用性。

6、廠商支持度。

PGL22G的開(kāi)發(fā)環(huán)境是由紫光同創(chuàng)提供的IDE: PDS,因?yàn)橹芰脑?，在網(wǎng)站申請(qǐng)的LICENSE還沒(méi)有下來(lái)，因此和軟件相關(guān)的使用情況留待后續(xù)文章再進(jìn)行分析，本次先對(duì)PGL22G的情況進(jìn)行一些介紹吧。

從紫光同創(chuàng)的官網(wǎng)上可以了解到，紫光同創(chuàng)的Logos系列的FPGA采用40nm CMOS工藝和全新LUT5結(jié)構(gòu)，集成RAM、DSP、ADC、Serdes、DDR3等豐富的片上資源和IO接口，具備低功耗、低成本和豐富的功能。

其特性從以下圖片就可以看出來(lái)

相比于INTER常用的LUT4結(jié)構(gòu)和Xilinx常用的LUT5結(jié)構(gòu)來(lái)講，Logos系列的FPGA采用LUT5結(jié)構(gòu)，在專(zhuān)利上避免了沖突，不會(huì)受制于人，還是很有優(yōu)勢(shì)的。ADC的硬核更是純邏輯FPGA中的一大亮點(diǎn)，避免了長(zhǎng)期以來(lái)FPGA做ADC需要外掛ADC芯片的局面。MIPI接口也是極大的方便了FPGA開(kāi)發(fā)人員和硬件設(shè)計(jì)人員的后期開(kāi)發(fā)工作量，不得不說(shuō)，紫光同創(chuàng)在做這一款FPGA芯片的時(shí)候是真的用了心的。

常用的片上資源大家可以參考紫光同創(chuàng)官方給出的這一幅圖片：

在封裝方面也是使用常用的一些FPGA封裝規(guī)格，便于客戶使用。

從數(shù)據(jù)手冊(cè)摘錄一些芯片的主要性能參數(shù)，如下：

?低成本、低功耗

·高效的邏輯資源配比

·低功耗、成熟的40nm CMOS工藝

·低至1.1V的內(nèi)核電壓

?支持多種標(biāo)準(zhǔn)的IO

·多達(dá)364個(gè)用戶IO，支持1.2V到3.3VIO標(biāo)準(zhǔn)

·支持HSTL、SSTL存儲(chǔ)接口標(biāo)準(zhǔn)

·支持MIPID-PHY接口標(biāo)準(zhǔn)

·支持LVDS、PPDS、RSDS、SLVS、TMDS（應(yīng)用于HDMI、DVI接口）等差分標(biāo)準(zhǔn)

·可編程的IOBUFFER，高性能的IOLOGIC

?靈活的可編程邏輯模塊CLM

·LUT5邏輯結(jié)構(gòu)

·每個(gè)CLM包含4個(gè)多功能LUT5、6個(gè)寄存器

·支持快速算術(shù)進(jìn)位邏輯

·支持分布式RAM模式

·支持級(jí)聯(lián)鏈

?支持多種讀寫(xiě)模式的DRM

·單個(gè)DRM提供18Kb存儲(chǔ)空間，可配置為2個(gè)獨(dú)立的9Kb存儲(chǔ)塊

·支持多種工作模式，包括單口（SP）RAM、雙口（DP）RAM、簡(jiǎn)單雙口（SDP）RAM、ROM以及FIFO模式

·雙口RAM和簡(jiǎn)單雙口RAM支持雙端口混合數(shù)據(jù)位寬

·支持Normal-Write，Transparent-Write

以及Read-before-Write三種寫(xiě)模式

·支持Byte-Write功能

·可選的數(shù)據(jù)地址鎖存、輸出寄存器

?高效的算術(shù)處理單元APM

·每個(gè)APM支持1個(gè)18*18運(yùn)算或2個(gè) 9*9運(yùn)算

·支持輸入、輸出寄存器

·支持48bit累加器

·支持“Signed”以及“Unsigned”數(shù)據(jù)運(yùn)算

?集成存儲(chǔ)控制器硬核HMEMC

·支持DDR2、DDR3、LPDDR

·單個(gè)HMEMC支持x8、x16數(shù)據(jù)位寬

·支持標(biāo)準(zhǔn)的AXI4總線協(xié)議

·支 持DDR3 write leveling和DQSgatetraining

·DDR3最高速率達(dá)1066Mbps

?集成ADC硬核

·12bit分辨率、1MSPS采樣率

·多達(dá)12個(gè)輸入Channel

·集成溫度傳感器，精度達(dá)±4℃

?高性能的高速串行收發(fā)器HSST

·支持DataRate速率：400Mbps-6.375Gbps

·可靈活配置的PCS， 可支持PCIeGEN1/GEN2,千兆以太網(wǎng)、XAUI, Gige,CPRI, SRIO等協(xié)議

·支持3G SDI

?集成PCIeGEN2核

·支持PCIe Gen2 x1/x2/x4

?豐富的時(shí)鐘資源

·支持3類(lèi)時(shí)鐘網(wǎng)絡(luò)，可靈活配置

·基于區(qū)域的GLOBALCLK網(wǎng)絡(luò)，每個(gè)區(qū)域支持12個(gè)GLOBALCLK

·每個(gè)區(qū)域有4個(gè)REGIONALCLK，支持垂直級(jí)聯(lián)

·高速I(mǎi)OCLK，支持IO CLKdivider

·集成多個(gè)PLL，每個(gè)PLL支持多達(dá)5個(gè)時(shí)鐘輸出

?靈活的配置方式

·支持多種編程模式

·JTAG模式符合IEEE1149和IEEE1532標(biāo)準(zhǔn)

·MasterSPI可選擇最高8bit數(shù)據(jù)位寬，有效提高編程速度

·支持BPI x8/x16、Serialslave、Parallelslave模式

·支持AES-256位流加密，支持64bitUID保護(hù)

·支持SEU檢錯(cuò)糾錯(cuò)

·支持多版本位流回退功能

·支持看門(mén)狗超時(shí)檢測(cè)

·支 持 編 程 下 載工具FabricConfiguration

·支持在線調(diào)試工具 FabricDebugger