晶體管是三端電子器件，其發(fā)展的主要?jiǎng)恿κ怯?ldquo;摩爾定律”主宰的微縮技術(shù)：通過使晶體管尺寸越來越小，越來越多的晶體管可以被制造到同一芯片中，從而可以實(shí)現(xiàn)更復(fù)雜的功能。然而，隨著溝道長度進(jìn)一步的縮短至10 nm工藝節(jié)點(diǎn)以下，微縮技術(shù)逐漸顯示出了越來越多難以克服的問題。其中最顯著的就是柵極電場(chǎng)對(duì)硅溝道的調(diào)控性能開始弱化，導(dǎo)致無法避免的短道效應(yīng)和巨大的關(guān)態(tài)能耗。
具有超薄厚度的單原子層晶體管呈現(xiàn)出對(duì)短溝道效應(yīng)的有效抑制，在小尺寸電子器件中顯示出巨大的潛力。然而，亞1納米厚度的單層晶體管只能在晶格結(jié)構(gòu)相對(duì)穩(wěn)定的少數(shù)二維半導(dǎo)體上實(shí)現(xiàn)。而對(duì)于多種結(jié)構(gòu)不穩(wěn)定的二維半導(dǎo)體，單層溝道表面無法和光刻工藝及金屬化工藝相互兼容，難以形成穩(wěn)定的電學(xué)接觸。
針對(duì)這一挑戰(zhàn)，湖南大學(xué)物理與微電子科學(xué)學(xué)院劉淵教授團(tuán)隊(duì)報(bào)道了一種三維凸起電學(xué)接觸結(jié)構(gòu)。通過逐層機(jī)械剝離，晶體管的溝道區(qū)域可以逐漸減小到單層厚度，而不會(huì)破壞其晶格。同時(shí)接觸區(qū)仍然保持三維的體材料性能。通過這一方式，團(tuán)隊(duì)實(shí)現(xiàn)了多種具有亞1納米厚度單層晶體管。同時(shí)，團(tuán)隊(duì)發(fā)現(xiàn)黑磷晶體管的載流子遷移率隨著體厚度的減小而急劇下降，表現(xiàn)得更像傳統(tǒng)的塊狀半導(dǎo)體而不是純粹的范德華層狀半導(dǎo)體。該研究展示了各種具有三維凸起接觸的二維單層晶體管，提供了一種構(gòu)建橫向同質(zhì)結(jié)或超晶格的通用方法。
單層二維BP和GeAs晶體管的電學(xué)性能
該研究成果以“Monolayer black phosphorus and germanium arsenide transistors via van der Waals channel thinning”為題發(fā)表在《自然·電子學(xué)》雜志上（s41928-023-01087-8, 2023），湖南大學(xué)物電院為第一單位，物電院博士生李婉瑩為第一作者，劉淵教授為通訊作者，合作單位包括中科院微電子所與武漢大學(xué)。該工作得到了來自國家自然科學(xué)基金、國家重點(diǎn)研發(fā)計(jì)劃等項(xiàng)目的資助。
（來源：湖南大學(xué)）
