日前，半導體材料和技術許可公司 Atomera 加入 ESD 聯(lián)盟，以此為契機，SEMI ESD 聯(lián)盟執(zhí)行董事 Bob Smith 與 Atomera 首席執(zhí)行官 Scott Bibaud 先生進行了深入的技術交流，探討 Atomera 的原子級技術如何提升電子產品的晶體管性能，以及量子工程材料對芯片性能、行業(yè)人才和行業(yè)趨勢的影響。

Scott Bibaud是 Atomera 總裁、首席執(zhí)行官兼董事。他深耕半導體行業(yè)超過 25 年，成功創(chuàng)建了多家企業(yè)，并為數(shù)家知名半導體公司創(chuàng)造了超過 10 億美元的業(yè)績。在加入 Atomera 之前，他曾就任 Altera 通信和廣播業(yè)務部資深副總裁兼總經理。此外，他還曾擔任博通（Broadcom）公司移動平臺集團執(zhí)行副總裁兼總經理。Bibaud 先生擁有倫斯勒理工學院電氣工程學士學位以及哈佛商學院的工商管理學碩士學位。

Bob Smith：我注意到 Atomera 官網重點介紹了量子工程材料。您能為我們詳細解釋下什么是量子工程材料，以及它與其他材料的不同之處嗎？

Atomera 首席執(zhí)行官, Scott Bibaud

Scott Bibaud：如果一種材料在設計之初便采用量子力學模擬，以確定所需的特性，那么這種材料就是量子工程材料。這與其它大多數(shù)的半導體材料形成鮮明對比——如今大多數(shù)半導體材料要么是自然界已有的，要么是根據(jù)經驗開發(fā)出來的。Atomera 的 MST® 技術（Mears Silicon Technology™）是基于自下而上方法的量子工程材料，其它材料如 ReRAM/MRAM 存儲元件、量子阱/點和高介電常數(shù)金屬柵極（HKMG）金屬堆棧也是如此。

Bob Smith：那量子工程材料如何幫助提升芯片性能？晶圓廠需要采取哪些步驟來集成量子工程材料？

Scott Bibaud：量子工程材料能夠用于不同種類的應用，為芯片功耗、性能、面積和成本（PPAC）以及內存存儲性能帶來優(yōu)勢。而如何將量子工程材料整合到制造過程中，則取決于它被用于哪種應用。因為無論是何種應用，都必須根據(jù)制造成本來評估系統(tǒng)的整體效益——只有能帶來顯著效益的高成本，才是有價值的。

如果一種量子工程材料，擁有與基準半導體材料（如硅）非常相似的物理和電學特性，那么它通?？梢栽趥鹘y(tǒng)制造工藝中輕松集成。然而，量子工程特性可能會微妙地改變其與電性摻雜物、半導體點缺陷的相互作用。在像 MST 這樣的材料中，可以實現(xiàn)對摻雜剖面的高精度控制，并減少鄰近介電界面處的表面粗糙散射。這種改進的介電界面可進一步提高晶圓級可靠性。

為了利用這些參數(shù)化優(yōu)勢，必須在流程中插入外延*步驟，可以是在起始襯底上進行均厚淀積（適用于一部分工藝流程），或者在前端工藝步驟中進行選擇性沉積。通常情況下，還需要對注入物進行重新優(yōu)化。

Bob Smith：設計、制造一直是半導體流程中互不關聯(lián)的兩個部分。您認為這種情況會發(fā)生改變或演變嗎？

Scott Bibaud：這種情況已經在過去幾年發(fā)生了改變——幾乎所有 FinFET 節(jié)點的設計都采用了 DTCO（設計技術協(xié)同優(yōu)化）技術，即設計專家與工藝開發(fā)團隊并行工作，以確定工藝的 PPAC 效益，并提出關鍵的優(yōu)化建議，從而提升 PPAC 效益。采用 Atomera 的 MST 等量子工程材料，也需要材料供應商和客戶工藝開發(fā)團隊之間進行密切合作，以確?？蛻艨梢垣@得最大的利益和投資回報率。

Smith：人才短缺是半導體行業(yè)面臨的重大問題。你們如何應對招聘和雇傭方面的挑戰(zhàn)？

Scott Bibaud：由于我們的材料適用于各種不同工藝，涵蓋從傳統(tǒng)的 180 納米工藝到最新的全環(huán)繞柵極（GAA）和 DRAM 等，因此我們希望招聘的員工，既精通半導體制程細節(jié)，又了解制程對器件和終端產品的影響。因此，我們通常會從主要的 IC 公司以及專注于晶體管級設計的 EDA 和 IP 公司招聘經驗豐富的行業(yè)人士。與半導體行業(yè)的其他企業(yè)一樣，我們也認為急需培養(yǎng)人才，以支持半導體行業(yè)的可持續(xù)發(fā)展。

Bob Smith：您看到了哪些技術趨勢？

Scott Bibaud：主要趨勢是：人工智能的運行需要大量的電力，而設備擴展速度卻在放緩。隨著人工智能的發(fā)展，昂貴而耗電的 GPU、高帶寬 DRAM 和其他數(shù)據(jù)中心設備加速涌現(xiàn)。不幸的是，摩爾定律可以輕松微縮的時代也結束了，PPAC 的提升變得更加困難，所需費用也更加高昂。這在全環(huán)繞柵極（GAA）器件中表現(xiàn)尤為明顯——這種器件的開發(fā)已變得非常困難，因此出現(xiàn)了一個由供應商組成的生態(tài)圈，為 GAA 器件提供工具、材料和工藝模塊。所產生的結果是基于 AI 的工作負載正在消耗巨量電力，所消耗電力占全球電力資源的相當大一部分。

如果所消耗的電力都是用于進行有價值的工作，那么這（勉強）是可以接受的，但事實是其中有大量電力是被浪費掉的。主要原因之一是，人們并沒有應對隨機摻雜波動（RDF）的解決方案。隨機摻雜波動是造成晶體管變化的主要原因，而晶體管變化決定了 GPU、CPU 以及幾乎所有其它處理器的電壓縮放程度。它還會降低 DRAM 的刷新間隔。目前，DRAM 刷新占服務器總功耗的 10%-15%，這個比例還在不斷上升；如果將傳感放大器中的隨機摻雜波動減少一半，即可將刷新功耗降低超過 2 倍。

要解決由隨機摻雜波動造成的功耗浪費，有一個相對簡單的辦法，即擴大器件的尺寸，這將減少失配，但卻與微縮的目的背道而馳。業(yè)界需要更好的解決方案使隨機摻雜波動降到最低。目前，人們正在采用碳釘、反摻雜和低溫加工步驟等替代方法，雖然確實能帶來一些改善，但還不夠有效。不過好消息是，先進的量子工程材料在解決隨機摻雜波動方面，展示出了非常積極的成果。

*外延是一種材料沉積，其中沉積層保持與晶種層相同的方向。