隨著芯片制程工藝縮進(jìn)難度的日漸提升，想要實現(xiàn)集成電路組件數(shù)量每兩年翻一番的目標(biāo)，似乎已經(jīng)遇到了瓶頸。然而洛克菲勒大學(xué)的一支研究團(tuán)隊，剛剛對影響半導(dǎo)體行業(yè)數(shù)十年的“摩爾定律”有了新的認(rèn)識。在《PLOS One》期刊上的一篇文章中，其揭示了一種更微妙的“歷史波動”模式 —— 即硅芯片晶體管密度的上升，使計算機(jī)和其它高科技設(shè)備變得更快、更強(qiáng)大。

事實上，自 1959 年以來，半導(dǎo)體行業(yè)已經(jīng)歷六次這樣的改進(jìn)浪潮，且每次持續(xù)大約 6 個年頭。

 

洛克菲勒大學(xué)研究團(tuán)隊在《通過英特爾芯片密度重新審視摩爾定律》一文中指出：在每一輪周期中，芯片的晶體管密度都至少增加了 10 倍。

 

SCI Tech Daily 指出，該論文建立在將早期 DRAM 芯片作為研究技術(shù)進(jìn)化模式的研究基礎(chǔ)之上、但排除了 1959 年開始在仙童和英特爾處理器上不斷變化的芯片尺寸等因素，從而描繪出了一條更加簡潔直觀的波形弧線。

研究配圖 - 1：時間相關(guān)邏輯模型 / 半對數(shù)變換曲線

 

研究作者、紐約洛克菲勒大學(xué)人類環(huán)境項目（PHE）成員的 Jesse Ausubel 和 David Burg 表示：在每 6 年的增長浪潮之后，大約有 3 年的增長可以忽略不計。

 

此外他們認(rèn)為，在面部識別、5G 移動網(wǎng)絡(luò)和相關(guān)設(shè)備、自動駕駛、以及需要更高處理速度和算力的人工智能（AI）和機(jī)器學(xué)習(xí)（ML）等高科技創(chuàng)新等需求的驅(qū)使下，通過晶體管小型化來推動芯片計算能力的下一波增長的設(shè)想，也已經(jīng)過時了。

 

有趣的是，一家名叫 Cerebras 的初創(chuàng)企業(yè)，剛剛吹噓其打造的有史以來最大的晶圓級芯片（Wafer-Scale Engine），可知其大小為市面上最大的圖形處理器（GPU）的 56 倍。

 

 

 

研究配圖 - 2：最先進(jìn)處理器尺寸與晶體管數(shù)量的冪律關(guān)系

這款晶圓級芯片擁有總計 1.2 萬億個晶體管，嵌入了 40 多萬個 AI 優(yōu)化核心（是市面最大 GPU 的 78 倍），輔以 3000 倍的片內(nèi)緩存。

 

然而受物理現(xiàn)實和經(jīng)濟(jì)因素的限制，硅芯片的高速發(fā)展時代，或在僅剩的一兩次沖鋒后就偃旗息鼓。

 

因為計算機(jī)行業(yè)的持續(xù)增長，將取決于納米晶體管、單原子晶體管、以及量子計算小型化等方面的創(chuàng)新。

 

 

研究配圖 - 3：最先進(jìn)集成電路密度的逐年發(fā)展（單位：m㎡）

 

論文指出，早在 2019 年，Google 母公司 Alphabet 就宣稱在量子計算方面取得了突破，其名為“Sycamore”的可編程超算處理器用上了可編程的超導(dǎo)量子比特。

 

由該公司發(fā)布的基準(zhǔn)測試示例報告可知，Sycamore 在大約 200 秒內(nèi)完成了一項任務(wù)。但若使用當(dāng)時最先進(jìn)的傳統(tǒng)超算，將需要耗費大約 10000 年的時間。

 

PHE 主管 Jesse Ausubel 稱：“我們已經(jīng)在硅基芯片上實現(xiàn)了六次飛越，但最終可能轉(zhuǎn)向其它材料和工藝方案，量子比特有望終結(jié)我們在現(xiàn)階段的艱難攀越”。

 

研究配圖 - 4：逐步指數(shù)模型的參數(shù)值

有關(guān)這項研究的詳情，已經(jīng)發(fā)表在近日出版的《PLOS One》 期刊上，原標(biāo)題為《Moore’s Law revisited through Intel chip density》。