近日，京都大學(xué)（Kyoto University）宣布，使用SiC半導(dǎo)體集成電路成功演示了Si半導(dǎo)體集成電路無(wú)法運(yùn)行的350°C高溫環(huán)境下的基本運(yùn)行。該結(jié)果基于京都大學(xué)工學(xué)研究生院助理教授金子光明和木本恒信教授的研究團(tuán)隊(duì)。詳情于3月25日在青山學(xué)院大學(xué)相模原校區(qū)于3月22日至26日在線舉行的“第69屆日本應(yīng)用物理學(xué)會(huì)春季學(xué)術(shù)講座會(huì)”上公布。

 

據(jù)說(shuō) Si 半導(dǎo)體在 250°C 左右會(huì)發(fā)生故障，無(wú)法在更高溫度的環(huán)境中工作。因此，期望利用具有更好耐熱性并且甚至可以在大約800°C下工作的SiC集成電路。但是，如果用SiC制造與Si集成電路中的晶體管類似的結(jié)構(gòu)，則特性將由于 SiC 特有的缺陷，難以控制高溫環(huán)境下的可靠性，并且存在功耗高的問(wèn)題。

 

為了解決這些問(wèn)題，正在開(kāi)發(fā)與Si集成電路中的MOSFET不同的結(jié)構(gòu)的SiC集成電路用晶體管，其中，JFET在電流流動(dòng)區(qū)域沒(méi)有MOSFET那樣的物理界面缺陷。因此，作為構(gòu)成高溫動(dòng)作的SiC集成電路的晶體管，很有前景。但是，通過(guò)一般方法制造的JFET，由于無(wú)法像MOSFET那樣在同一基板上構(gòu)成n型和p型組合的互補(bǔ)電路，因此需要大的待機(jī)功率和低功耗，需要進(jìn)行轉(zhuǎn)換。

 

通過(guò)一般方法制作的n型JFET的示意圖（晶體生長(zhǎng)）

 

（來(lái)源：京都大學(xué)新聞發(fā)布PDF）

 

在此背景下，研究團(tuán)隊(duì)提出了獨(dú)特的晶體管結(jié)構(gòu)和電路配置。據(jù)說(shuō)它成功地演示了 SiC 邏輯門從室溫到 350°C 的運(yùn)行，并以低功耗運(yùn)行。有兩個(gè)實(shí)現(xiàn)點(diǎn)。首先是實(shí)現(xiàn)了在同一襯底上同時(shí)制造 n 型和 p 型的技術(shù)，這在傳統(tǒng)的通用 JFET 制造方法中是不可能的。通過(guò)對(duì)整個(gè)器件結(jié)構(gòu)進(jìn)行離子注入進(jìn)行局部導(dǎo)電型控制，據(jù)說(shuō)它成功地在同一襯底上生產(chǎn)了n型和p型JFET。

 

通過(guò)所提出的方法（離子注入）生產(chǎn)的n型和p型JFET的示意圖（來(lái)源：京都大學(xué)新聞發(fā)布PDF）

 

第二個(gè)是JFET實(shí)現(xiàn)了常關(guān)型特性，即在沒(méi)有電壓施加到柵極端子時(shí)不允許電流流動(dòng)作為晶體管的特性。據(jù)說(shuō)這種特性也很難通過(guò)一般的 JFET 制造方法實(shí)現(xiàn)，但通過(guò)采用雙柵極結(jié)構(gòu)，通過(guò)從兩側(cè)夾住溝道區(qū)域來(lái)構(gòu)成柵極區(qū)域，可以制造常關(guān)型 JFET。據(jù)說(shuō)已經(jīng)完成了。

 

經(jīng)證實(shí)，制造的互補(bǔ)型JFET在室溫至350℃的溫度范圍內(nèi)正常工作，待機(jī)狀態(tài)下的功耗最大可抑制在幾十nW以下。研究團(tuán)隊(duì)解釋說(shuō)，本次研究的優(yōu)點(diǎn)是本次提出的電路可以使用作為功率半導(dǎo)體的SiC半導(dǎo)體的標(biāo)準(zhǔn)工藝來(lái)制造，但我們將繼續(xù)進(jìn)行MOSFET，需要進(jìn)一步的基礎(chǔ)研究來(lái)確定是否JFETs可以通過(guò)小型化做得更小、更快、更精密，還需要繼續(xù)研究。