據(jù)悉，在IEEE國(guó)際固態(tài)電路（International Solid-State Circuits Conference, ISSCC）會(huì)議上，北京大學(xué)集成電路學(xué)院與人工智能研究院黃如院士——燕博南助理教授課題組關(guān)于存內(nèi)計(jì)算的的學(xué)術(shù)文章《A 1.041Mb/mm2 27.38TOPS/W Signed-INT8 Dynamic Logic based ADC-Less SRAM Compute-In-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications》收錄于“Session 11 存內(nèi)計(jì)算與SRAM”專題（文章號(hào)11.7）。

 

據(jù)介紹，此工作提出高效的無(wú)ADC架構(gòu)SRAM存內(nèi)計(jì)算加速引擎，基于28nm工藝搭建模塊可以達(dá)到27.38TOPS/W@INT8的高能效比，同時(shí)實(shí)現(xiàn)高達(dá)1.041Mb/mm2密度，達(dá)到國(guó)際領(lǐng)先指標(biāo)并實(shí)現(xiàn)技術(shù)突破。

 

消息稱，該工作合作者有北京蘋(píng)芯科技有限公司、Neonexus Group與杜克大學(xué)。課題組獲得了北京大學(xué)人工智能研究院、北京蘋(píng)芯科技等資助。