據(jù)《日本經(jīng)濟(jì)新聞》網(wǎng)站報(bào)道，“芯粒”成為半導(dǎo)體制造的新競爭領(lǐng)域。芯粒是指按功能進(jìn)行分割的較小的芯片。在今后的尖端半導(dǎo)體領(lǐng)域，把制程代際和功能不同的芯粒像積木一樣組合起來、像一個(gè)芯片那樣使用的技術(shù)將變得重要。

近年來，在制程的微細(xì)化方面，除了技術(shù)壁壘越來越高之外，設(shè)備投資也日漸龐大。這使得世界上只有少數(shù)幾家企業(yè)能夠參與競爭。在這種背景下，代替微細(xì)化、提升半導(dǎo)體性能的新技術(shù)受到期待。芯粒就是其中之一。通過制造芯粒，只有需要較高處理能力的部分使用最先進(jìn)的制程制造，而輸入輸出等性能要求不高的部分則用可靠性高的老制程來制造。

像這樣將多個(gè)芯粒組合在一起的技術(shù)被稱為“芯粒集成”，如果以更高層次的視角理解，則稱為“異構(gòu)集成”。在美國半導(dǎo)體研究聯(lián)盟2023年10月發(fā)表的半導(dǎo)體新發(fā)展藍(lán)圖中，異構(gòu)集成被認(rèn)為將引領(lǐng)今后的半導(dǎo)體技術(shù)發(fā)展。

芯粒的趨勢正在席卷整個(gè)半導(dǎo)體供應(yīng)鏈。芯粒的興起對日本企業(yè)來說也是好機(jī)會(huì)。芯粒集成屬于被稱為半導(dǎo)體制造“后工序”的領(lǐng)域。后工序與在晶圓上形成電路圖案的“前工序”相對，是切割電路形成后的晶圓、通過配線和樹脂封裝等使芯片達(dá)到可安裝在印刷基板上的狀態(tài)。一些專家認(rèn)為，為了實(shí)現(xiàn)芯粒的集成，后工序也會(huì)大量使用前工序的技術(shù)，因此會(huì)產(chǎn)生所謂“中工序”。

日本有很多在后工序的制造設(shè)備和原材料方面引領(lǐng)世界的企業(yè)。例如，迪思科公司在切割晶圓的切割設(shè)備領(lǐng)域擁有壓倒性的市場份額。而在后工序材料方面，Resonac公司的銷售額全球第一。

曾在歐洲半導(dǎo)體研究機(jī)構(gòu)校際微電子中心(IMEC)長期從事研究工作的日本橫濱國立大學(xué)研究生院工學(xué)研究院系統(tǒng)創(chuàng)生部門的準(zhǔn)教授井上史大，結(jié)合自己在IMEC的經(jīng)驗(yàn)表示，“在半導(dǎo)體領(lǐng)域，提到日本就會(huì)想到制造設(shè)備和材料”，實(shí)際上，臺(tái)積電和三星電子等海外大企業(yè)為了獲得芯粒技術(shù)而在日本設(shè)有研發(fā)基地。

芯粒面臨的挑戰(zhàn)主要是性能和成本之間的平衡。目前，在圖像(視頻)處理、人工智能(AI)、數(shù)據(jù)中心用高性能計(jì)算(HPC)等不計(jì)成本的領(lǐng)域，運(yùn)用芯粒的例子很多。

例如，芯粒的連接可以采用將芯片并排放置在硅制布線用芯片“中介層”上的方法。但是，硅中介層非常昂貴。因此，業(yè)界正在研究使用有機(jī)材料中介層、被稱為“Bridge”的更小芯片、用銅和絕緣層制造的“重布線層”(RDL)等方法。

另一個(gè)挑戰(zhàn)則是芯片之間的連接。目前使用的是焊錫，但在使用焊錫的情況下，很難實(shí)現(xiàn)可放置的電極間距的微小化。在此背景下，不使用焊錫的混合鍵合等方式被提出。

使用不同材料時(shí)，因熱膨脹系數(shù)的差異和封裝的大型化而產(chǎn)生的翹曲也成為課題。此外，在進(jìn)行三維方向上堆疊芯片的“三維封裝”時(shí)，由于其他芯片覆蓋在發(fā)熱的芯片之上，散熱變得困難。一家生產(chǎn)半導(dǎo)體后工序用零部件的企業(yè)的業(yè)務(wù)負(fù)責(zé)人表示：“最終，良品率將成為最重要因素。”