天眼查知識(shí)產(chǎn)權(quán)信息顯示，揚(yáng)州揚(yáng)杰電子科技股份有限公司申請一項(xiàng)名為“一種降低柵極電容的 SiCMOSFET 及制備方法”，公開號(hào) CN202410623581.8，申請日期為 2024 年 5 月。

專利摘要顯示，一種降低柵極電容的 SiC MOSFET 及制備方法，涉半導(dǎo)體技術(shù)領(lǐng)域。本發(fā)明采用調(diào)控柵極和 N耐壓層的重合區(qū)域的大小以及柵介質(zhì)厚度來降低 SiC MOSFET 的柵極電容。傳統(tǒng)的溝槽型 SiC MOSFET，柵極和 N耐壓層的重合區(qū)域的寬度等于溝槽的寬度，該重合區(qū)域的柵介質(zhì)厚度等于柵氧厚度，本發(fā)明創(chuàng)新性的采用兩次溝槽刻蝕，使柵極和 N耐壓層的重合區(qū)域的寬度低于溝槽的寬度，該重合區(qū)域的柵介質(zhì)厚度高于柵氧厚度，從而降低了柵極和 N耐壓層的重合區(qū)域?qū)艠O電容的貢獻(xiàn)，達(dá)到降低 SiC MOSFET 柵極電容的益處。