硅基商用晶體管尺寸的縮減伴隨著物理極限、功耗、成本等多重挑戰(zhàn)。新原理、新結(jié)構(gòu)、新材料器件亟需引入，以滿足集成電路對集成度和算力的需求。半導(dǎo)體型陣列碳納米管（A-CNT）具有高載流子遷移率、超薄體、對稱的能帶結(jié)構(gòu)，基于此材料制備出的互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管（CMOS FET）展示出幾乎對稱的電學(xué)性能（Science 368, 850, 2020; Nature Electronics 4, 405, 2021; ACS Nano 16, 21482, 2022），90 nm節(jié)點(diǎn)A-CNT FET的性能超越了硅基28 nm節(jié)點(diǎn)器件，并展現(xiàn)出進(jìn)一步縮減至10 nm節(jié)點(diǎn)的潛力（Nature Electronics 6, 506-515, 2023）,是構(gòu)建未來集成電路的理想器件。實(shí)現(xiàn)碳基集成電路技術(shù)從原型器件到工程化集成的跨越，需要晶圓級高質(zhì)量的半導(dǎo)體碳納米管材料。經(jīng)過了30余年的發(fā)展，學(xué)術(shù)界已經(jīng)發(fā)展了體系豐富的碳納米管材料制備技術(shù)，然而，目前電子級碳納米管材料，特別是A-CNT材料，一直缺乏具體要求和標(biāo)準(zhǔn)，在一定程度上阻礙了碳基集成電路的發(fā)展。

近日，北京大學(xué)電子學(xué)院、碳基電子學(xué)研究中心張志勇教授課題組與浙江大學(xué)材料科學(xué)與工程學(xué)院金傳洪教授課題組合作，從高性能電子器件和集成電路角度，對A-CNT材料進(jìn)行深入研究與系統(tǒng)分析，提出了精細(xì)的要求和標(biāo)準(zhǔn)。通過實(shí)驗(yàn)結(jié)果結(jié)合理論計(jì)算，團(tuán)隊(duì)對90 nm、22 nm、7 nm、3 nm技術(shù)節(jié)點(diǎn)的A-CNT FET的電學(xué)性能進(jìn)行預(yù)測，并基于未來集成電路對晶體管性能的要求，提出對陣列碳納米管密度的要求（圖1 a）。研究結(jié)果表明，相同節(jié)點(diǎn)下，A-CNT CMOS器件相比于硅基CMOS器件展現(xiàn)出4-6倍的能量延時(shí)積（EDP）優(yōu)勢（圖1 b），凸顯了其在未來高性能數(shù)字集成電路中的應(yīng)用潛力。團(tuán)隊(duì)進(jìn)一步對目前A-CNT中存在的形貌缺陷進(jìn)行表征（圖2 a-e），討論各形貌缺陷對晶體管電學(xué)性能波動(dòng)的影響，并結(jié)合集成電路對器件均一性的要求，對碳管形貌提出要求（圖2 f-k）。在此基礎(chǔ)上，提出了電子級A-CNT材料的標(biāo)準(zhǔn)（表1），包括碳管密度、直徑、長度、半導(dǎo)管純度、取向、相鄰管間距變化等關(guān)鍵參數(shù)，并展望了未來碳基集成電路技術(shù)和材料的協(xié)同優(yōu)化路線（圖3），對目前學(xué)術(shù)界發(fā)展的幾種典型A-CNT制備方式進(jìn)行了綜合評估（圖4），為電子級A-CNT材料的制備技術(shù)發(fā)展提供了重要指導(dǎo)。

圖 1：陣列碳納米管密度要求、晶體管性能對比

圖 2：陣列碳納米管形貌缺陷與材料均一性要求

表 1：高性能集成電路用陣列碳納米管材料標(biāo)準(zhǔn)

圖 3：碳基集成電路材料、技術(shù)發(fā)展路線圖

圖 4：陣列碳納米管制備方式評估

相關(guān)研究成果以題為“用于未來集成電路應(yīng)用的碳納米管材料”（Carbon nanotube materials for future integrated circuit applications）的論文，于8月6日在線發(fā)表于材料領(lǐng)域頂級期刊《Materials Today》。北京大學(xué)電子學(xué)院2022級博士研究生昃雨萌為第一作者，北京大學(xué)電子學(xué)院張志勇教授和浙江大學(xué)材料科學(xué)與工程學(xué)院金傳洪教授為共同通訊作者。

論文原文鏈接：

https://doi.org/10.1016/j.mattod.2024.07.008

來源：PKU電子學(xué)人