國家知識產(chǎn)權(quán)局官網(wǎng)消息，4月5日華為技術(shù)有限公司公開了一項芯片相關(guān)專利。該項名為"一種芯片堆疊封裝及終端設(shè)備"的專利，涉及半導(dǎo)體技術(shù)領(lǐng)域，其能夠在保證供電需求的同時，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問題。

 

圖片來源：國家知識產(chǎn)權(quán)局

專利文件圖顯示，該芯片堆疊封裝 (01) 包括：

 

設(shè)置于第一走線結(jié)構(gòu) (10) 和第二走線結(jié)構(gòu) (20) 之間的第一芯片 (101) 和第二芯片 (102)；

 

所述第一芯片 (101) 的有源面 (S1) 面向所述第二芯片 (102) 的有源面 (S2)；

 

第一芯片 (101) 的有源面 (S1) 包括第一交疊區(qū)域 (A1) 和第一非交疊區(qū)域 (C1)，第二芯片 (102) 的有源面 (S2) 包括第二交疊區(qū)域 (A2) 和第二非交疊區(qū)域 (C2)；

 

第一交疊區(qū)域 (A1) 與第二交疊區(qū)域 (A2) 交疊，第一交疊區(qū)域 (A1) 和第二交疊區(qū)域 (A2) 連接；

 

第一非交疊區(qū)域 (C1) 與第二走線結(jié)構(gòu) (20) 連接；

 

第二非交疊區(qū)域 (C2) 與第一走線結(jié)構(gòu) (10) 連接。

 

在今年3月28日召開的華為2021年年度報告發(fā)布會上，華為首次公開確認(rèn)芯片堆疊技術(shù)。

 

當(dāng)時，華為輪值董事長郭平回答了關(guān)于芯片問題，他表示，“解決芯片問題是一個復(fù)雜的漫長過程，需要有耐心，未來我們的芯片方案可能采用多核結(jié)構(gòu)，以提升芯片性能。”他強調(diào)，華為會采取系統(tǒng)性的突破，來化解關(guān)鍵零部件難以獲取的困境。所謂系統(tǒng)性突破，即“華為計劃用面積、堆疊換性能，使工藝不那么先進的產(chǎn)品也能具有競爭力”。