傳統(tǒng)SiC功率模塊封裝仍以鋁線鍵合互連為首選互連技術，然而鋁線鍵合的寄生電感大（大于10 nH），開關損耗高，熱失配引起的應力失效率高，這些都極大地限制了SiC功率器件的性能和可靠性。對于多芯片并聯(lián)的SiC超級結器件來說，開發(fā)多層平面互連的高密度集成化封裝技術是提高其性能和可靠性的必然途徑。隨著高密度集成化封裝的發(fā)展，其電-熱-磁-應力可靠性等技術難題也顯得愈發(fā)突出。為了保證功率器件的性能和可靠性，需要研究高密度集成封裝的多物理場耦合作用規(guī)律和優(yōu)化方法。

 

中科院微電子所侯峰澤副研究員和復旦大學樊嘉杰青年研究員提出了一種基于基板埋入技術的新型SiC功率模塊封裝及可靠性優(yōu)化設計方法：采用新型光敏成型介質（PID），通過光刻工藝制備SiC MOSFET功率器件電極上的互連盲孔；基于板級物理氣相沉積（PLPVD）技術批量更改SiC MOSFET等功率器件電極上的金屬；通過雙面再布線層（DSRDL）工藝替代功率器件的傳統(tǒng)鍵合技術。開發(fā)的新型有機基板埋入SiC MOSFET半橋功率模塊樣品厚度薄，體積遠小于傳統(tǒng)TO-247封裝（如圖1所示）。

圖1  基于基板埋入技術的SiC半橋模塊封裝與單芯片TO-247封裝的開關特性對比分析

 

為驗證基板埋入SiC半橋模塊的性能，通過雙脈沖測試對比分析了基板埋入封裝和TO-247封裝的開關性能。開發(fā)了兩個雙脈沖測試板，消除了測試板上互連線寄生電感的影響，通過校準測試板上具有相同驅動和功率回路的測試點來分析兩類封裝的開關特性。與TO-247封裝相比，基板埋入SiC MOSFET功率模塊的電壓過沖減小了50%，電壓變化速率增大了33.3%，電流變化速率增大了5%，開通損耗減小了10%，關斷損耗減小了36%[1]。

 

針對新型SiC功率模塊封裝的可靠性優(yōu)化設計，提出了一種基于蟻群優(yōu)化-反向傳播神經(jīng)網(wǎng)絡（ACO-BPNN）的優(yōu)化方法，并與響應曲面法（RSM）進行了對比，研究了芯片位置、再布線層（RDL）材料和RDL厚度對基板埋入SiC MOSFET功率模塊的散熱和熱循環(huán)可靠性的影響，如圖2所示。采用RSM和ACO-BPNN對其結溫和熱-機械應力分布進行優(yōu)化，研究結果表明結溫和熱-機械應力分別可優(yōu)化約3%和11%。采用擬合數(shù)學模型方式的RSM具有較快的優(yōu)化計算速度，但是優(yōu)化精度不夠；ACO-BPNN需要通過有限元仿真得到模擬數(shù)據(jù)進行NN訓練，計算量較大，但它更適合于高密度集成化的復雜封裝的優(yōu)化[2-3]。

(a)  模擬芯片散熱情況

(b)  RDL中的應力分布模擬

(c)  溫度等高線

(d)  應力等高線

(e)  ACO-BPNN流程圖

(f)  適應度曲線

圖2  基于蟻群優(yōu)化-反向傳播神經(jīng)網(wǎng)絡算法的基板埋入式SiC功率模塊封裝可靠性優(yōu)化

 

 

[1]HOU F Z, WANG W B, MA R, et al. Fan-out panel-level PCB embedded SiC power MOSFETs packaging[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 367-380.

 

[2]QIAN Y C, HOU F Z, FAN J J, et al. Design of a fan-out panel-level SiC MOSFET power module using ant colony optimization-back propagation neural network[J]. IEEE Transactions on Electron Devices, 2021, 68(7): 2021.

 

[3]樊嘉杰，錢弈晨. 一種高可靠性的嵌入式SiC功率器件封裝設計方法：ZL202110700564.6[P]. 2022-04-01.

（來源：電子與封裝 樊嘉杰等）