在后摩爾時(shí)代，Chiplet已經(jīng)成為芯片廠商進(jìn)入下一創(chuàng)新階段的橋梁，并為芯片設(shè)計(jì)突破PPA天花板提供了絕佳的技術(shù)選擇。

要發(fā)揮Chiplet的潛能，先進(jìn)封裝是必不可少的一環(huán)，如高密度集成、多層互連、低延遲和高帶寬、良好的熱管理等功能的實(shí)現(xiàn)，都需要先進(jìn)封裝的參與。而在整個(gè)先進(jìn)封裝的龐大家族中，新興的3D封裝正逐漸顯露出其對(duì)Chiplet的重要性。

3D封裝正當(dāng)時(shí)

Chiplet是獨(dú)立多功能小芯片（芯粒）的有機(jī)結(jié)合，如處理器核心、內(nèi)存控制器、圖形加速器等。通過(guò)使用3D封裝技術(shù)，這些獨(dú)立的組件可以堆疊在一起，形成一個(gè)緊湊的3D結(jié)構(gòu)。這種3D集成的優(yōu)勢(shì)可以提供更好的性能、能效和空間利用率。

而3D封裝的優(yōu)勢(shì)還不限于此。相較于傳統(tǒng)平面封裝，3D封裝通過(guò)縮短芯片之間的互連路徑，提高了信號(hào)傳輸速度和可靠性。更短的互連路徑減少了信號(hào)延遲和功耗，提高了整體電性能，并促進(jìn)了更快的數(shù)據(jù)傳輸和處理速度。同時(shí)，3D封裝支持多芯片和混合集成。它允許不同類型的芯片被集成到同一封裝中，實(shí)現(xiàn)了高度靈活的系統(tǒng)設(shè)計(jì)。此外，3D封裝有助于散熱性能的改善。在緊密堆疊的情況下，熱量的散發(fā)是一個(gè)挑戰(zhàn)，但3D封裝通過(guò)設(shè)計(jì)適當(dāng)?shù)纳嵬ǖ篮徒Y(jié)構(gòu)，提高了散熱效率，保持芯片的穩(wěn)定運(yùn)行。

多個(gè)應(yīng)用層面的動(dòng)力共同推動(dòng)了3D封裝發(fā)展。首先，高性能計(jì)算和處理需求對(duì)于3D封裝提出了更高的要求，通過(guò)多芯片堆疊提供更高計(jì)算密度和處理能力。其次，移動(dòng)設(shè)備的小型化和功能增強(qiáng)推動(dòng)了3D封裝技術(shù)的應(yīng)用，實(shí)現(xiàn)芯片堆疊和功能集成。第三，物聯(lián)網(wǎng)的發(fā)展需要集成多種功能模塊，3D封裝技術(shù)提供高度集成和緊湊設(shè)計(jì)的解決方案。第四，高速通信和數(shù)據(jù)處理需求推動(dòng)了短距離高密度互連的研究，提高信號(hào)傳輸和數(shù)據(jù)處理效率。同時(shí)，成本效益和制造技術(shù)的進(jìn)步也推動(dòng)了3D封裝的發(fā)展，通過(guò)模塊化設(shè)計(jì)和利用現(xiàn)有制造工藝降低成本。

研究機(jī)構(gòu)Research and Markets的報(bào)告數(shù)據(jù)顯示，2020 年全球 3D 半導(dǎo)體封裝市場(chǎng)為 66 億美元，而到 2026 年修訂后的規(guī)模將達(dá)到 147 億美元，復(fù)合年增長(zhǎng)率為14.6%。

基于不同的技術(shù)路徑，3D封裝也呈現(xiàn)了多種形式，包括了引線鍵合多層芯片堆疊、封裝堆疊（PoP）、3D扇出型封裝等。各大半導(dǎo)體廠商也紛紛跟進(jìn)，在3D封裝技術(shù)上不斷進(jìn)行創(chuàng)新。比如，華天科技基于3D Matrix3D晶圓級(jí)封裝平臺(tái)開(kāi)發(fā)的系統(tǒng)集成封裝技術(shù)eSinC SiP，就通過(guò)集成硅基扇出封裝，bumping技術(shù)，TSV技術(shù)，C2W和W2W技術(shù)，可以實(shí)現(xiàn)多芯片高密度高可靠性3D異質(zhì)異構(gòu)集成。

以硅基基板獨(dú)步天下

eSinC（Embedded System in Chip）的全稱是埋入集成系統(tǒng)級(jí)芯片技術(shù)，是華天科技2019年推出的3D封裝技術(shù)。

要介紹eSinC技術(shù)，必須要提到華天科技開(kāi)發(fā)的另一項(xiàng)技術(shù)eSiFO（embedded Silicon Fan-out，硅基扇出型晶圓級(jí)封裝）。該技術(shù)通過(guò)在硅基板上刻蝕凹槽，將芯片正面向上放置且固定于凹槽內(nèi)，芯片表面和硅圓片表面構(gòu)成了一個(gè)扇出面，在這個(gè)面上進(jìn)行多層再布線，并制作引出端焊球，最后進(jìn)行切割、分離和封裝。

eSiFO技術(shù)可將多顆芯片集成在一起，相比于傳統(tǒng)封裝整體封裝尺寸大幅度縮減，芯片間互連更短，性能更強(qiáng)。在eSiFO技術(shù)的基礎(chǔ)上，華天科技繼續(xù)開(kāi)發(fā)了基于大空腔干法刻蝕、TSV盲孔和臨時(shí)鍵合技術(shù)的3D扇出型晶圓級(jí)封裝eSinC。該技術(shù)采用TSV通孔實(shí)現(xiàn)垂直方向互聯(lián)，大大提高了互聯(lián)密度和集成度。

eSinC可實(shí)現(xiàn)的封裝尺寸最大可以達(dá)到40mm×40mm, 倒裝芯片bump/pitch尺寸最小可以做到40μm/70μm，互聯(lián)TSV深寬比可以做到5:1，目前給客戶出樣的3D堆疊封裝共集成8顆芯片，整體封裝厚度小于1mm。該技術(shù)的目標(biāo)應(yīng)用主要是Al、IoT、5G和處理器等眾多領(lǐng)域。

與市面上現(xiàn)有的3D晶圓級(jí)扇出封裝技術(shù)（如InFo-PoP）相比，eSinC技術(shù)通過(guò)高密度via last TSV實(shí)現(xiàn)3D互聯(lián)。相較于InFO-PoP的TMV技術(shù)，其互聯(lián)密度更高，可以根據(jù)不同客戶需求選擇封裝厚度，尤其在3D超薄高密度封裝領(lǐng)域有獨(dú)特的優(yōu)勢(shì)。

eSinC最大的優(yōu)勢(shì)還在于用硅基取代塑封料。以硅基作為載體，其熱膨脹系數(shù)、楊氏模量及熱導(dǎo)率均優(yōu)于塑封料，且硅載體與芯片材質(zhì)相同，因此eSinC的晶圓翹曲會(huì)明顯小于InFo-PoP，且eSinC產(chǎn)品的散熱性能要明顯好于InFo-PoP產(chǎn)品；同時(shí)，由于使用了硅基作為載體，兼容成熟的硅工藝，可以通過(guò)TSV工藝實(shí)現(xiàn)高密度3D互聯(lián)，并通過(guò)硅刻蝕工藝制備出用于嵌入芯片的硅基凹槽結(jié)構(gòu)，從而實(shí)現(xiàn)芯片的3D集成。

在eSinC晶圓上貼裝芯片或兩個(gè)eSinC晶圓進(jìn)行堆疊，就成為了3D FO SiP封裝技術(shù)，可以實(shí)現(xiàn)不同結(jié)構(gòu)的SiP封裝。而該技術(shù)與TSV和eSiFo一起，還構(gòu)成了華天科技的3D Matrix晶圓封裝平臺(tái)。

先進(jìn)封裝的實(shí)現(xiàn)離不開(kāi)設(shè)備和材料的支撐，而整個(gè)eSinC工藝是在眾多的國(guó)產(chǎn)化設(shè)備，如刻蝕機(jī)、高精度貼片機(jī)、PVD、電鍍機(jī)、曝光機(jī)、鍵合機(jī)等基礎(chǔ)上完成的，實(shí)現(xiàn)了供應(yīng)鏈的安全可控，也為國(guó)內(nèi)先進(jìn)封裝的整體突破打下了堅(jiān)實(shí)的基礎(chǔ)。

為國(guó)內(nèi)Chiplet發(fā)展增動(dòng)力

Chiplet的快速發(fā)展必然對(duì)封裝技術(shù)提出更高的要求。當(dāng)單個(gè)硅片被分割成多個(gè)芯粒，再把這些芯粒封裝在一起，由于單顆硅片上的布線密度和信號(hào)傳輸質(zhì)量遠(yuǎn)高于不同芯粒，這就要求必須要發(fā)展出高密度、大帶寬布線的先進(jìn)封裝技術(shù)，盡可能提升在多個(gè)Chiplet之間布線的數(shù)量并提升信號(hào)傳輸質(zhì)量。

當(dāng)前，Chiplet所采用的先進(jìn)封裝主要有以下三種形式：一是在有機(jī)基板上直接進(jìn)行系統(tǒng)集成，二是在有機(jī)基板上嵌入硅橋后進(jìn)行集成，三是采用2.5D封裝工藝，如臺(tái)積電的CoWoS工藝。這三種封裝形式都需要有機(jī)基板，因?yàn)楦叨嘶宓漠a(chǎn)能欠缺，給封裝廠造成了很大的挑戰(zhàn)，也形成了很高的技術(shù)門檻。

eSinC工藝的優(yōu)勢(shì)在此完全體現(xiàn)。由于不需要有機(jī)基板，eSinC克服了上述三種封裝形式門檻高的問(wèn)題，因此成為封裝廠實(shí)現(xiàn)Chiplet封裝的重要方案，更有利于整個(gè)技術(shù)的推廣。

為了適應(yīng)Chiplet技術(shù)發(fā)展的節(jié)奏，華天科技還為eSinC技術(shù)規(guī)劃了三個(gè)發(fā)展目標(biāo)。首先，隨著集成的芯片數(shù)量不斷增多，單顆芯片的尺寸也越來(lái)越大，封裝尺寸會(huì)逐漸增大；第二，TSV深寬比越來(lái)越大，pitch尺寸減??；第三，RDL線寬線距越來(lái)越小，層數(shù)會(huì)越來(lái)越多，以應(yīng)對(duì)芯片功能強(qiáng)大以后I/O密度不斷增加的趨勢(shì)。

Chiplet在國(guó)內(nèi)剛剛起步，業(yè)界很多用于Chiplet的3D封裝技術(shù)都是以臺(tái)積電的3D fabric為藍(lán)本進(jìn)行技術(shù)創(chuàng)新。但是，華天科技推出的eSinC技術(shù)屬于獨(dú)立自主開(kāi)發(fā)的Chiplet封裝技術(shù)，無(wú)論是對(duì)公司打開(kāi)Chiplet高端封裝技術(shù)領(lǐng)域，還是對(duì)國(guó)內(nèi)發(fā)展Chiplet產(chǎn)業(yè)都具有重大意義。未來(lái)，在此技術(shù)基礎(chǔ)上進(jìn)一步結(jié)合fine pitch RDL、hybrid bond、高級(jí)基板等平臺(tái)技術(shù)，可以進(jìn)一步提升封裝密度，建立完整的Chiplet封裝平臺(tái)。

發(fā)展獨(dú)立的封裝技術(shù)，對(duì)國(guó)內(nèi)整個(gè)Chiplet封裝產(chǎn)業(yè)鏈也有很大的拉動(dòng)作用，特別是帶國(guó)產(chǎn)化裝備和國(guó)產(chǎn)化材料將會(huì)迎來(lái)新的發(fā)展機(jī)遇。當(dāng)前，先進(jìn)封裝所需的關(guān)鍵設(shè)備，如刻蝕機(jī)、PVD等和部分材料已實(shí)現(xiàn)了國(guó)產(chǎn)化，但還有一些后端設(shè)備和關(guān)鍵材料需要攻關(guān)，而以eSinC技術(shù)為引領(lǐng)，將會(huì)加快這些環(huán)節(jié)的國(guó)產(chǎn)化進(jìn)度。同時(shí)，eSinC也會(huì)引領(lǐng)先進(jìn)封裝的技術(shù)突破，如Fine pitch RDL，Interposer、混合鍵合、大顆FCBGA技術(shù)等。

在全球科技競(jìng)爭(zhēng)日益激烈的大環(huán)境和國(guó)內(nèi)半導(dǎo)體關(guān)鍵技術(shù)面臨封鎖的背景下，要發(fā)展我們獨(dú)立自主的Chiplet技術(shù)，要在技術(shù)上實(shí)現(xiàn)創(chuàng)新，以eSinC這樣的獨(dú)創(chuàng)技術(shù)為引導(dǎo)，進(jìn)一步推動(dòng)先進(jìn)封裝關(guān)鍵設(shè)備、關(guān)鍵材料的國(guó)產(chǎn)化，改變關(guān)鍵設(shè)備、關(guān)鍵材料依賴進(jìn)口的被動(dòng)局面，早日實(shí)現(xiàn)供應(yīng)鏈的自主可控。來(lái)源：華天科技