近日，“2023功率與光電半導體器件設計及集成應用論壇”于西安召開。論壇由第三代半導體產業(yè)技術創(chuàng)新戰(zhàn)略聯(lián)盟（CASA）指導，西安交通大學、極智半導體產業(yè)網（m.jycsgw.cn）、第三代半導體產業(yè)主辦，西安電子科技大學、中國科學院半導體研究所、第三代半導體產業(yè)技術創(chuàng)新戰(zhàn)略聯(lián)盟人才發(fā)展委員會、全國半導體應用產教融合（東莞）職業(yè)教育集團聯(lián)合組織、西安和其光電股份有限公司等單位協(xié)辦。

期間，天津工業(yè)大學副教授李龍女帶來了《基于國產芯片的平面型封裝1700V碳化硅模塊開發(fā)與性能表征》的主題報告。

SiC/GaN器件具有低導通電阻、快速開關、高耐壓、低開關損耗和高工作溫度當前亟需針對SiC器件/模塊的先進封裝，需要創(chuàng)新低寄生/雜散阻抗、高散熱效率的高可靠封裝結構，以及高耐溫 (> 200oC), 高導電性和高可靠的封裝材料。

報告介紹了開發(fā)采用全燒結銀互連和DBC的平面型封裝SiC功率模塊的研究成果，研究指出材料方面采用氮化鋁基板和燒結銀墊塊的封裝結構，可明顯降低雙面封裝結構整體應力，有利于提高模塊可靠性。封裝結構方面采用模塊-C間隔排布MOS芯片和二極管方式，最高結溫更低，且各芯片間的溫度差異更小，且寄生電感較小，更有利于保持模塊性能?；谡n題組低溫納米銀燒結工藝，制備基于國產芯片的平面型封裝1700V碳化硅半橋模塊。模塊整體厚度約5 mm。通過測試，各柵源電壓下柵源漏電流均很小。70A輸出時，漏源導通壓降為１.６V，與芯片I-Ｖ曲線一致，表明封裝過程寄生阻抗低，雙面互連也未引起芯片預損傷和老化退化。

CASICON 系列活動簡介

 “先進半導體產業(yè)大會（CASICON）”由【極智半導體產業(yè)網】主辦，每年在全國巡回舉辦的行業(yè)綜合活動?；顒泳劢瓜冗M半導體產業(yè)發(fā)展熱點，聚合產業(yè)相關各方訴求，通過“主題會議+項目路演+展覽”的形式，促進參與各方交流合作，積極推動產業(yè)發(fā)展。CASICON 系列活動將以助力第三代半導體產業(yè)為己任，聯(lián)合實力資源，持續(xù)輸出高質量的活動內容，搭建更好的交流平臺，為產業(yè)發(fā)展貢獻應盡的力量。

（備注：以上信息僅根據(jù)現(xiàn)場整理未經嘉賓本人確認，僅供參考！）