近日，據(jù)國家知識產(chǎn)權(quán)局公告，合肥晶合集成電路股份有限公司申請一項名為“半導體結(jié)構(gòu)及其制備方法“，公開號CN117577586A，申請日期為2024年1月。

專利摘要顯示，本申請涉及一種半導體結(jié)構(gòu)及其制備方法。該半導體結(jié)構(gòu)的制備方法包括：提供襯底，包括依次相鄰的第一區(qū)域、第二區(qū)域及第三區(qū)域；于襯底表面同步形成第一臺階及第二臺階；于襯底表面同步形成第一溝槽、第二溝槽及第三溝槽，其中第一溝槽距離襯底表面的深度大于第二溝槽距離襯底表面的深度，且第二溝槽距離襯底表面的深度大于第三溝槽距離襯底表面的深度；形成第一隔離結(jié)構(gòu)、第二隔離結(jié)構(gòu)及第三隔離結(jié)構(gòu)，第一隔離結(jié)構(gòu)至少填充第一溝槽，第二隔離結(jié)構(gòu)至少填充第二溝槽，第三隔離結(jié)構(gòu)至少填充第三溝槽。該半導體結(jié)構(gòu)的制備方法可以滿足不同區(qū)域的隔離需求，同時減少工藝流程，節(jié)約成本。