國家知識產(chǎn)權(quán)局信息顯示，深圳市森國科科技股份有限公司申請一項名為“一種 MOSFET 結(jié)構(gòu)的制作方法及 MOSFET 結(jié)構(gòu)”的專利，公開號 CN 119132964 A，申請日期為 2024 年 11 月。

專利摘要顯示，本發(fā)明公開一種 MOSFET 結(jié)構(gòu)的制作方法及 MOSFET 結(jié)構(gòu)，該方法包括：在晶圓上進(jìn)行離子注入形成 p 型屏蔽區(qū)，并在晶圓上刻蝕出溝槽，晶圓包括第一電流傳輸層和第二電流傳輸層，溝槽分布在第二電流傳輸層的兩側(cè)；在溝槽下方形成摻雜區(qū)，摻雜區(qū)位于第二電流傳輸層的兩側(cè)；在摻雜區(qū)和晶圓上生長柵氧化層和第八阻擋層，通過光刻膠對第八阻擋層進(jìn)行刻蝕和沉積多晶硅，形成兩個柵極區(qū)；形成氧化介質(zhì)層包裹柵極區(qū)，在摻雜區(qū)、氧化介質(zhì)層和第二電流傳輸層上沉積源極區(qū)和肖特基接觸區(qū)，在晶圓底部沉積漏極區(qū)，進(jìn)行歐姆接觸和肖特基接觸。本發(fā)明通過 p 型屏蔽區(qū)和摻雜區(qū)保護(hù)柵極氧化物和肖特基接觸區(qū)，并控制導(dǎo)電電流路徑寬度，降低飽和電流，提升短路能力和可靠性。